电磁兼容技术

</script>电磁兼容的英文名称为Electromagnetic Compatibility ，简称EMC。电磁兼容技术涉及的频率范围宽达0-400GHz，研究对象除传统设施外，涉及芯片级，直到各型舰船、航天飞机、洲际导弹，甚至整个地球的电磁环境。本篇主要讲计算机中的电磁兼容情况。
一、计算机TEMPEST技术
  计算机TEMPEST技术发展至今已有40年的历史，它是在电磁兼容（EMC）领域发展起来的一个新的研究方向。TEMPEST计划的具体内容是针对信息设备的电磁辐射与信息泄漏问题，从信息接收和防护两个方面所展开的一系列研究和研制工作，包括信息接收、破译水平、防泄漏能力与技术、相关夫范标准及管理手段等。
  由于计算机系统是各种信息处理设备中最关键和重要的组成部分，因而也是利用信息设备的电磁发射来获取信息情报更为及时、准确、广泛、连续，且安全、可靠、隐蔽。正是这样，TEMPEST防护研究一般都是针对计算机系统及其外设配置而言的。TEMPEST的研究对象还包括接收系统、电传机、数字电话等。
  信息处理设备的电磁辐射有两方面影响：1）对电磁环境构成污染；2）对信息安全与信息保密会构成严重威胁。
  已经分析表明：对于由数字电路组成的信息处理设备来说，由于辐射频谱及谐波非常丰富，因而很容易被窃收和解译，其信息泄漏问题更为突出一严重，以计自机算机视频显示器例，其中各种印刷电路板，各部件之间的电源。信号接口与连线、数据线接地线、驱动电路、阴极射击线管等都可以产生程度不同的电磁辐射。在辐射频谱中，所包含的信息也不相同，包括时钟/数据信息频信息等。从理论上讲这些信息都是可以接收和解译的，只是难易程度。利用信息设备的电磁发射来获取信息情报更为及时、准确、广泛、连续，而且安全、可靠、隐蔽。
  总之，在信息化{词语被屏蔽}，研究计算机TEMPEST技术已和研究计算机病毒一样，被认为是涉及计算机安全的重要方面，受到国内外学者的广泛关注。
二、计算机印刷电路板（PCB）中的电磁兼容（EMC）问题
  信息化{词语被屏蔽}的电子产品越来越趋向高速、宽带、高灵敏度、高密集度和小型化，这种趋势导致了EMC问题更加严重。计算机系统中PCB是一个典型的代表，PCB的电磁兼容（EMC）问题是目前微型计算机设计中急待解决的技术难题。
1、印刷电路板（PCB）中带状线、电线、电缆间的串音和电磁耦合
  印刷电路板（PCB）中带状线、电线、电缆间的串音是印刷电路板线路中存在的最难克服的问题之一。这里所说的串音是较广意义上的串音，不管其源是有用信号还中噪声，串音用导线的互容和互感来表示。当在EMC预测和解决EMI问题时，首先应确定发射源的耦合途径是传导的、辐射的、还是串音。例如，当PCB上某一带状线上载人控制和逻辑电平，与其靠近的第二条带状线上载有低电平信号，当平行布线长度超过10厘米时，预期产生串音干扰。当一长电缆载人几组串行或并行高速数据和遥控线时，串音干扰也成为主要问题。靠近的电线和电缆之间的串音是由电场通过互容，磁场通过互感引起的。
当考虑在PCB带状线、电缆中导体或靠近的电线和电缆的串音问题时，是主要的是确定电场（互容）、磁场（互感）耦合哪个是主要的。确定那种耦合模型主要取决于线路阻抗、频率和{词语被屏蔽}因素。对线路阻抗，一个粗略的原则是：1）当源和接收器阻抗乘积小于3002时，耦合的主要是磁场；2）当源和接收器阻抗乘积大于10002时，耦合的主要是电场；3）当源和接收器阻抗乘积在3002-10002之间时，则磁场或电场都可能成为主要耦合，这时取决于线路间的配置和频率。
  然而，上述标准并不适用于所有的情况，例如在地（底）板上PCB带状线之间的串音，这时，PCB上带状线特性阻抗可能较低，而负载和源阻抗可能较高，但串音仍以电场（互容）耦合为主。
  一般来说，在高频时电容耦合是主要的，但是如果源或接收器之一或两者采用屏蔽电缆并在屏蔽层两端接地，则磁场耦合将是主要的。另外；低频一般有较低的电路阻抗、电感耦合是主要的。
  串音预测计算程序是计算机辅助PCB设计软中的重要内容，通过串音预测，可以保证PCB上数字和模拟信号适当的间距。由Quantic实验室编制的程序GREENFIELF2TM和EESOF编制的 u Wave SPICKE程序可预测串音、延时和振荡。该程序可确定几层PCB布置的电压和脉冲上升时间表格。
  电磁耦合预测：当导体之间或信号导体与返回导体（可以是地平面）之间的距离较大时，采用电流元和电流环的发射和接收特性进行耦合预测更为精确。例如PCB上带状线端接高阻抗并远离地平面时，用电流元模拟电场和磁场的发射特性更为方便。当带状线形成环路时，无论是圆形还是矩形，都可用环的接收和发射特性模拟。当两环在同块PCB表面时，则为共面耦合。当一环在一块PCB上面，另一环在附近PCB上时，则为共轴耦合。
2、数字PCB的采用使计算机的电磁辐射加重
  计算机等电子设备的电路一般都是由数字PCB实现的，在很多情况下，数字PCB产生的辐射问题要比模拟PCB更为严重。
  由于数字电路的驱动电流较大，致使辐射的强度也较大；而高速时钟脉冲和数字信号又使得辐射他的带加宽，由于时钟电路产生的信号一般都是周期方波，春谐波分量都是以基频为倍频的分立频谱，因而，时钟电路的辐射频谱也都是分立的。而数字化的信息信号一般都是非周期信号，其辐射频谱将是窄带与宽带两种辐射的叠加，频率可从几兆到数字百兆赫兹，如此宽的辐射频率范围，不可避免地会引起一系列EMI和TEMPEST问题。
PCB电磁辐射分两种基本类型：差模辐射与共模辐射。差模辐射的特点取决于闭合环路中电流特性；共模辐射由对地的干扰（噪声）电压引起。目前的文献中对共模辐射讨论较少，但实际PCB或电路并非都是由单根或回路轨迹组成，而且即使是并行电路轨迹是的电汉也并非相等反向，所以在分析辐射问题时，只考虑差模电汉的作用远远不够，必须考虑轨迹中所有电流的作用，同时因为差模电流的辐射是相减的，尽管不完全抵消，而共模电流的辐射则是相加的。所以共模电流即使比差模的电流小很多，也会产生相当程度的辐射电场。
  电磁辐射主要表现在：对周围的电子系统构成窄带与宽带干扰；另一方面造成潜在的信息泄漏问题。
  影响PCB电磁辐射的因素主要是PCB的结构的激励因素：PCB的结构不同，其辐射效果也不同，传输带的长度、回路面积、地线走向、整体布局等都会影响到辐射效果。除结构因纯洁外，激励因不比如幅值、周期、脉冲宽度、上升与下降时间、频率等，也都是影响辐射效果及频率特征的重要因素。显然，PCB的布局设计，将直接关系到整机电磁辐射的强弱。在确定的激励状态下，整机系统辐射水平的抑制和降低，必须从PCB的辐射分析及布局的优化设计着手。
  目前有不少文献对PCB的辐射问题进行讨论，提出PCB辐射的简化计算方法和测试手段。然而，由于结构参数与激励参数的差异，PCB的辐射问题不可能象{词语被屏蔽}用电路那样，用一种模型就可以分析解决。比如：电偶极子和磁偶极子的辐射模型只有在电路线度过错小于波长和测试点距离的情况下才能适用。另外，对一块PCB来说，众多的线路和回路是潜在的辐射源。所以PCB的整体辐射效果应是各辐射单元辐射效果的叠加，总体辐射作用的大小主要与频率、辐射源长度或面积、激励强度、方位等因素有关；此外，布线结构的合理设计对降低PCB辐射也具有关键的作用。
  消除辐射干扰最有效的方法是采取屏蔽，屏蔽噪声源或屏蔽敏感电路。除屏蔽方法外，还可以通过改变电路设计来提高系统的抗干扰能力。
  从TEMPEST意义上讲，凡与串行数据和信息相关的PCB，其辐射水平都应设法降低到最低点，对并行数据的PCB，则相应放宽**，但应注意避免通过耦合作用为串行信息提供通路。
  为了抑制PCB电磁辐，除了采用相应的技术措施外，CISPR、CENELEC、FCC和VDE等国际组织先后颁布了有关数字电子设备电磁辐射的约束规范。目前辐射标准覆盖的频率从30兆赫到1吉赫，在不久的将来会扩展到5-40吉赫。dabaitu (2005-2-18 17:26:55)谢谢！有没关于充电器的emc测试。

鄙视楼下的顶帖没我快，哈哈

垃圾内容，路过为证。